HardOCP heeft twee fotootjes gepost van de AMD Thunderbird waarvan zij eerder benchmarks naar buiten brachten. Zoals je ziet heeft de Slot A versie een lege PCB zonder cache chips (thanks vsmb@superweb.nl" rel="external">ovs voor de tip):
  |
Lees meer
AMD Thunderbird Socket A plaatjes
Nieuws van 25 april 2000
Bekendmaking Thunderbird merknaam op WinHEC?
Nieuws van 18 april 2000
AMD Thunderbird overclocking artikel
Nieuws van 18 april 2000
De eerste Thunderbird benchmarks!
Nieuws van 14 april 2000
Thunderbird en Spitfire grotere L2 cache dan CuMine
Nieuws van 13 april 2000
AMD conference call samenvatting
Nieuws van 13 april 2000
AMD Thunderbird bij introductie op 1,25GHz
Nieuws van 13 april 2000
Release AMD Thunderbird al op 22 april?
Nieuws van 12 april 2000
Dean Kent Industry Update
Nieuws van 12 april 2000
Socket A naar Slot A convertors niet mogelijk
Nieuws van 11 april 2000
Spitfire sneller dan Athlon
Nieuws van 10 april 2000
Meer AMD Spitfire en Thunderbird info
Nieuws van 8 april 2000
AMD Thunderbird sneller dan Intel Willamette?
Nieuws van 7 april 2000
Reacties (33)
:strip_icc():strip_exif()/u/1929/Lifeforms60x60.jpg?f=community){kind=small}
PcDealer:
[open deur intrappen]
Bij een CPU waarbij de L2 cache 'off-die' zit (dat wil zeggen dat het niét op het silicium van de processor zelf, de die, zit) gebruikt men L2 cache geheugen dat naast de CPU core op de processor kaart zit. Dit spul is voor snelheden boven de 350 Mhz in praktijk te duur dus maakt men gebruik van een divider.
Bij de nieuwe generatie Athlons, de PIII Coppermines en de Celerons (ook de C II) zit het L2 cache geheugen op dezelfde plak silicium als de processor zelf: 'on-die'.
Dus, voor core en L2 cache geldt hier: zelfde productie proces, zelfde materiaal, zelfde koeling, zelfde core spanning enzovoorts. Op dat moment kan je niet meer stellen dat L2 cache eerder faalt dan de core, want de condities voor beide zijn gelijk. Het L2 cache is nu een stuk van de core zelf.
[/open deur intrappen]
Of zie ik hier iets over het hoofd ???
[open deur intrappen]
Bij een CPU waarbij de L2 cache 'off-die' zit (dat wil zeggen dat het niét op het silicium van de processor zelf, de die, zit) gebruikt men L2 cache geheugen dat naast de CPU core op de processor kaart zit. Dit spul is voor snelheden boven de 350 Mhz in praktijk te duur dus maakt men gebruik van een divider.
Bij de nieuwe generatie Athlons, de PIII Coppermines en de Celerons (ook de C II) zit het L2 cache geheugen op dezelfde plak silicium als de processor zelf: 'on-die'.
Dus, voor core en L2 cache geldt hier: zelfde productie proces, zelfde materiaal, zelfde koeling, zelfde core spanning enzovoorts. Op dat moment kan je niet meer stellen dat L2 cache eerder faalt dan de core, want de condities voor beide zijn gelijk. Het L2 cache is nu een stuk van de core zelf.
[/open deur intrappen]
Of zie ik hier iets over het hoofd ???
hehe wat zeuren jullie nou over die multiplier.
kijk als je op had gelet dan had je geweten dat de thunderbird waarschijlijk op 133 bus gaat draaien(ok266ddr) dus kan de multiplier veel lager zijn
kijk als je op had gelet dan had je geweten dat de thunderbird waarschijlijk op 133 bus gaat draaien(ok266ddr) dus kan de multiplier veel lager zijn
Beter dat er weer een gold finger opkan, dat gaat veel mensen blij maken.
En ik zie ook weer soldeerbare SMD-weerstandjes zitten 
Hoera! Waarschijnlijk weer geen multiplier-lock!
Zou de 1 : 1 L2-cache multiplier ook verlaagd kunnen worden (2/3 ofzo) , zodat we de core-frequentie hoger kunnen opvoeren?
Hoera! Waarschijnlijk weer geen multiplier-lock!
Zou de 1 : 1 L2-cache multiplier ook verlaagd kunnen worden (2/3 ofzo) , zodat we de core-frequentie hoger kunnen opvoeren?
:strip_exif()/u/3988/1.gif?f=community){kind=small}
De vraag is natuurlijk of de originele GFD's ook op een thunderbird werken.....
En nog wat, war zijn de schrale rode lijnen??
En nog wat, war zijn de schrale rode lijnen??
:strip_icc():strip_exif()/u/1835/TurtlePointIcon64x64.jpg?f=community){kind=small}
Volgens mij heeft HARDOCP op die rode plekken wat tekst proberen af te plakken.
jah volgens mij heeft Sandeman gelijk, ik denk niet dat amd het heel leuk vindt deze foto's maarja, dus om nog steeds testsamples te krijgen zullen ze de merknamen wel hebben moeten verwijderen.
wat is een Goldfinger? } 
lama kweet het al
lama kweet het al
BrZ: Die rooie lijnen/vlakken zijn gewoon rooie pixels om serienummer(s) af te dekken. (Denk ik tenminste).
* JumpStart JumpStart
En Bunny, waarom zou je de L2 cache divider willen veranderen ?? Het zit on-die dus zou ik denken dat het net zo presteert als de rest van de core/CPU. Zelfde temperatuur, zelfde schakelingen, zelfde materialen enzovoorts, dus dan kan je verwachten dat L2 cache en core gelijk opgaan wat betreft het functioneren/stabiliteit bij overklokken... Is bij een PIII E toch ook zo ?
Er zijn trouwens nog wat twijfels over de echtheid van de eerder bij HarcOCP gepubliceerde benchmarks. Meer daarover op AMD Zone: www.amdzone.com/
* JumpStart JumpStart
En Bunny, waarom zou je de L2 cache divider willen veranderen ?? Het zit on-die dus zou ik denken dat het net zo presteert als de rest van de core/CPU. Zelfde temperatuur, zelfde schakelingen, zelfde materialen enzovoorts, dus dan kan je verwachten dat L2 cache en core gelijk opgaan wat betreft het functioneren/stabiliteit bij overklokken... Is bij een PIII E toch ook zo ?
Er zijn trouwens nog wat twijfels over de echtheid van de eerder bij HarcOCP gepubliceerde benchmarks. Meer daarover op AMD Zone: www.amdzone.com/
Bij ninja micro zijn ze bezig om uit te vinden of een Freespeed ook te gebruiken is bij deze processor.
O van Schaik
O van Schaik
Op dit item kan niet meer gereageerd worden.